This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(13) 6本区特许厅(J P)

(m)公開特許公報 (A)

(11)特拉出群公路書房

特開平8-306853

(43)公然日 平成8年 (1996) 11月22日


(S1) Int. C1. * ROIL 23/50 * 71/60 23/12 23/28	政別記号 311	庁内整理委号	F 1 HUIL 23/5 21/6 23/21	0 311 8	\$ ¢	在有表示医历
(21) 出月季号	特殊平7-110	100		・技术 算求項の款		(全20页)
(22) 出銀 5	平成7年(199			00000522 富士通牒式会社 存來川県川崎市中 1号		9中4丁81章
			(72) 発明者	神奈川県川崎市中 地 富士通株式会		₽1015€
			(74)代理人	神奈川集川統市中 地 官士通体状会 弁理士 伊京 忠	比内	Ф1015 &
					٠	最終質に肌く

(54) 【発明の名称】 半導体装置及びその製造方法及びリードフレームの製造方法

(57) (星約)

(目的) 本発明に半端体チップ及びリードを製作制止した様式を有した半端体板度及びその製造方性及び当底半端体板度に用いるリードフレームの製造方性に関し、半端体チップの環境性を維持しつつ外部電極第子の医体化、製品コストの低級及び生産効率の向上を図ることを目的とする。

【様成】第1のピッチで電優パッド6が形成された半年体チップ2と、電優パッド6とウイヤ8を介して電気的に技術されるリード3と、半線体チップ2を対止する対比的間はとそ具備する半線体建度において、前記リード3に外部情域は子となる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、和記封止関係4が登低パッド6とリード3との間に引き回されたワイヤ8を対止し、かつ前記突起9を対出させるよう配収したものである。



(特許は求の範囲)

【禁求項1】 第1のピッチにて形成された覚疑パッド が形成された半導体チップと、

前記電板パッドと記載を介して電気的に推放されるリー

前記半導体チップを封止する封止樹脂とを具備する単導 **存答置において、**

段記り一ドに外郎技院竣予となる突起を、上記賞1のピ ッテと異なる第2のピッチで形成すると共に、

を回された配牒を封止し、かつ前記突起を奪出させるよ う記録されることを特徴とする半導体禁煙。

【延求項2】 第1のピッチにて形成された電極パッド が形成された半導体チップと、

和記章様パッドと配象を介して電気的に住席されるリー

前記半導体チップを封止する封止部間とを具備する半導 体装置において、

前記リードに外部技統第子となる交配を上記第1のピッ チと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された前記電極パッドの配益面 を基準とし、寂記配政節における前記針止機器の序さ が、前足配改面から前記突起までのあさ寸圧以下で、か つ前記配数面から和記記録までの高さ寸法以上となるよ う構成したことを特徴とする半導体装置。

【請求項3】 請求項1または2記載の半導体装置にお ١T.

D記半基体チップと前記り一ドとモボリイミド頭を接着 『として役合したことを特徴とする単繊体装置』

□装置において.

1起突起を前記リードと一体的に形成したことを特定と 「る牛組体技法」

「薪水項5」 放水項1乃至4のいずれかに記収の半さ ・差置において、

花配典としてワイヤモ用いたことを特殊とする予謀体

技术項6) 請求項1乃至5のいずれかに記載の半導 装置において。

黒木塔7】 外部接技補子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

起リード或いは半導体チップの少なくとも一方にポリ ミド瓜を皮致し、粒記ボリイミド属を介在させて収記 一ドと応記半選体チップを原定性圧力で特圧しかつ原 異国に放弃することにより、 昨記ポリイミド原をはな 气 不到 萨马克 经人口股票或证券 电光大多度电影大幅

一ドとを配辞を引き回し技統することにより、 約記章極 パッドと前記り一ドとを戛気的に技術する技界工程と、 前記記舞及び前記半導体チップの所定電医敷いは全部を 舒止すると共に、前紀突呂の少なくとも草面を貫出する よう耐止製顔を配設する財産機能配置工権とを具備する ことを特徴とする半導体装置の製造方法。

2

【請求項8】 請求項7 記載の半退休装置の製造方法に おいて、

前記は合工役でポリイミド祭により向記リードと前記率 育記封止権履が前記を極バッドと前記リードとの間に引 10 場体チップを推撃する数、約記ポリイミド数として無面 に熱可愛性を有する推撃剤を記載したものを用いたこと を特徴とする半導体基置の製造方法。

【証求項9】 ・ 請求項7または8記載の半導体装置の型 造方法において、

前記技能工程で、前記電極パッドと前記リードとモダイ レクトリードボンディング注により電気的に推規したこ とを特徴とする半導体装置の製造方法。

【結末項10】 インナーリード部とアウターリード部 とも有した複数のリードが形成されたリードフレームに 20 BUT.

前記アウターリード数のリードピッチに対して前記イン ナーリード起のリードピッチモ小さく設定すると共に、 **肩記アウターリード部に一体的に突起を形成したことを** 特征とするリードフレーム。

【技术項】1】 は木項10記載のリードフレームにお NT.

前記アウターリード部のリードピッチ (P...) と前記 突尼の形成位置における前記リードの序を(W)とが略 等しく(P... ≒W)、かつ前記インナーリード部のリ 【放求項4】 「技术項1乃至3のいずれかに記載の半導 10 ードピッチ(P...)が応記プラターリード部のリードピ ッチ (P...) の基本分のピッチ (P...=P... /2) であることを特徴とするリードフレーム。

【は水項1.2】 請求項1.0または1.1記載のリードフ レームの製造方法において、

基材に和記交起の形成位置にマスクを記載した上で、和 記載材に対してハーフエッチングを行う第1のエッチン グエ装と、

刷記第1のエッチング工程の終了後、前記リード形成位 産にマスクモ配益した上で、前記番材に対してエッチン 記突起にバンブモ形成したことを特徴とする半級体盤 (0) グモ行いリードモ形成する第2のエッチ、ング工程とモ具 低することを特徴とするリードフレームの製造方法。

【鉄坎頂13】 鉄坎頂10または11記載のリードフ レームの製造方法において、

重ね合わせることにより前記交配の所定場させほとなる。 よう底原が退定された第1の基材と第2の基材を果意 L.

前記第1の基材に、中面視した際に前記り一下の形状と 对表生的现在分词有三次数的数字法 (三) 化分类 () 的特 屋するよう交配パターンを形成する交配パターン形成工 役と、

前記リードパターンが形成された前記第1の基材と、前記突起パターンが形成された前記第2の基材を重ね合わせ、前記突起の形成位置において前記リードパターンと 前記突起パターンが接着されるよう前記第1の基材と前記第2の基材とを接合する接合工程と、

前記第1の基材及び第2の基材の不要部分を除立する除 差工程とも具体することを特徴とするリードフレームの 製造方法。

【ロス項14】 は末項10または11尼粒のリードフレームの製造方法において、

る村に、平面技した数に向記リードの形状となるようリードパターンを形成するリードパターン形成工程と、 和記リードパターン形成工程後、形成されたリードパターンの所定位置に前記契起を形成する交配形成工程とを 具備することを特徴とするリードフレームの製造方法。 【蘇求項15】 は求項14 記載のリードフレームの製造方法において、

前紀突起形成工程は、前記リードパターンの所定位置に 10 パンプを単数或いは技数復み重ねることにより前紀交起 を形成したことを特徴とするリードフレームの製造方 注。

【請求項16) 放求項14尼型のリードフレームの最近方法において、

和記典起形成工程は、前記リードパターンの所定位置に 連載性節材を配数することにより前記束起を形成したこ とを特徴とするリードフレームの製造方法。

【森木項17】 森木頂14記載のリードフレームの製造方法において、

前紀突起形成工程は、前記リードパターンの所定位置を 型性加工することにより前記突起を形成したことを特徴 とするリードフレームの保証方法。

【発明の拝題な説明】

(0001)

【産業上の利用分野】本見明は半温作業度及びその製造 方法及びリードフレームの製造方在に係り、特に半温作 チップ及びリードを樹脂対止した製成を有した半温作業 度及びその製造方法及び当該半温体装置に用いるリード フレームの製造方法に関する。

【0002】近年、電子服務のダウンサイジング化に伴い、半温体装度の高速度化及び半退体装置の高速度実施化が図られている。一方で、電子保験の信頼性の向上も受まれており、これに伴い半温体装置の信頼性も向上させる必要がある。更に、半温体装置は変命コストの係長も望まれている。

【0002】よって、上記した各種式を成足しう名字は 体保管が空まれている。

100061

【発明が解決しようとする基題】しからに、振振打止がされていないペアチップは、耐熱性、炭減的強度、及び耐度性が強いという問題点がある。また、ペアチップに形成されている電域パッドに直接パンプが形成された明確接端子を形成するため、ペアチップに形成されているでは、ドのレイアウトがそのままが断接成端子(パンプ)のレイアウトとなってしまう。

【0007】一般に半退体チップの電性パッドのレイアウトは半退体を送送メーカ紙に具なっており、従って両一板既を有する半退体は使であっても、ユーザ側で半退体を使の程証(製造メーカ)に対応するようマザーボードの配職パターンを設計する必要がある。このように、従来のペアチップを用いた実体構造では、半退体を使いれば、発生をデーボードとのマッチング性に欠け、ユーザ側での負担が重くなるるという問題点があった。

30 (0008)また、これを解決するためにチップ表面に プロセス配理を行い、配路を引き回てことにより選集化 も図ることが考えられるが、この様式では配牌の引き回 しに素な底を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった。

【0009】 本見朝は上記の点に低みてなされたものであり、 半線体チップのは既性を維持しつつ外配名極端子の埋体が、 製品コストの低減及び主産効率の向上を図りうる半退体装定及びその製造方法及びリードフレームの 製造方法を提供することを目的とする。

[0010]

【課題を展決するための手絵】上記の課題は下記の各手段をはじることにより解決することができる。は本項1記載の見明では、第1のピッチにて形成された電域パッドが形成された半点体チップと、訳記電機パッドと記録を介して電気的に推放されるリードと、訳記半端体チップを対してる対しを指さる手具体できま像でも一点なる意において、アロジュー・アファー・

された配牌を封止し、かつ府紀突尼を耳出させるよう配 ☆されることを特徴とするものである。

[0011] また、建忠項2足収の見明では、第1のビ ッチにて形成された電極パッドが形成された単導体チッ ブと、前記を極パッドと配線を介して意気的に接続され ろりードと、前記半導体チップを封止する対止関節とそ 見世する半温体装度において、前記リードに外部接続減 子となる疾症を上記第1のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 、 章岳パッドの配設面を基準とし、前記配設面における前 ID ード部に一体的に突起を形成したことを特質とするもの 記封止部院の年さが、前記記章をから向記交包までの高 さ寸法以下で、かつ和記記及面から飛記記載までのあさ 寸柱以上となるよう構成したことも特徴とするものであ

【0012】また、請求項3記載の発明では、前記請求 項1または2記載の半導体装置において、前記半導体チ ップと和記リードとをポリイミド癖を接着剤として接合 したことを特征とするものである。

【0013】また、技术項4記載の発明では、和記請求 項1乃至3のいずれかに定義の半退体装置において、約~20~明では、前記算求項10または11記載のリードフレー 紀突起を前記リードと一体的に形成したことを特徴とす ろものである。また、森坎袞5 記載の発明では、和記録 **求項1乃至4のいずれかに記載の半導体装置において、** 前記記録としてワイヤを用いたことを特徴とするもので 3 S.

【0014】また、森水頂6記載の発明では、煎記森水 項1万至5のいずれかに記載の半減体装置において、紋 記突起にバンブを形成したことを特徴とするものであ る。また、技术項7記載の発明では、半導体装置の製造 れてなるリードを形成するリード形成工程と、和足リー ド或いは半導体チップの少なくとも一方にポリイミド膜 を配放し、前記ポリイミド朝を介在させて向記リードと 前記半導体チップを所定押圧力で押圧しかつ所定温度に 加熱することにより、前記ポリイミド菜を信号前として 可記り一ドと向記半導体テップとを接合する接合工程 と、前記中選体チップに形成されている名様パッドと前 記り一ドとを配珠を引き回し接続することにより、 応記 **き様パッドと前足リードとを電気的に推屈する接続工程** 5.も封止するど共に、和記兵君の少なくとも卒而を奪出 「るよう野生技術を配放する財産制能配設工程とを負債 ⁻ろことを行世とするものである。

(0015)また、鉄水項8記載の発明では、前記鉄水 - 7 記載の半距体装置の登记方法において、前記後合立 でポリイミド無により約記り一ドと前記半導体チップ 推着文名城,的超ポリイミ甲根として原星に許可愛性 東下を接着前を配むしたものを用いたことを以及して

項7または5に記載の中途体禁國の製造方法において、 前記接枝工程で、前記電極パッドと前記リードとモダイ レクトリードポンディング性により考案的に程珠したこ とを特殊とするものである。

【0017】また、は求項10記載の発明では、インナ ーリード配とアウターリード配とそ布したな色のリード が形成されたリードフレームにおいて、前足アウターリ ード部のリードビッチに対して航空インナーリード部の リードピッチを小さく設定すると共に、和応アウターリ

【0018】また、雑念項11足裁の発明では、前記録 求項10記載のリードフレームにおいて、 紅足アウター リード部のリードピッチ(P...) と成記交配の形成位 置における前記リードの母さ(W)とが略等しく(P ... ≒W) . かつ前記インナーリード品のリードビッチ (P:.) が粒紀アウターリード鍵のリードピッチ (P ...) の略半分のピッチ (P...=P... / 2) であるこ とを侍旋とするものである。また、歴末項12記載の兒 ムの製造方法において、基材に前記交配の形成位置にマ スクを配設したよで、前記書材に対してハーフェッチン グを行う第1のエッチング工程と、前足第1のエッチン グ工程の終了後、前記リード形成位置にマスクを配設し た上で、収記基材に対してエッチングを行いリードモ形 成ずる第2のエッチング工程とを具備することを特定と するものである.

【0019】また、鉄水塔13記載の発気では、前記鉄 求項10または11記載のリードフレームの製造方法に 方法において、外部技統第子となる部位に突起が形成さ 10 おいて、重ね合わせることにより航記突起の所定点を寸 **注となるよう仮厚が選定された第1の基材と第2の基材** を無意し、前記第1の基材に、平面視した株に前記リー ドの形状となるようリードパターンを形成するリードパ ターン形成工程と、叔記第2の基材に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 交尾パターン形成工程と、前記リードパターンが形成さ れた釈記第1の差材と、前記交易パターンが形成された **収記第2の基材を重ね合わせ、前記突起の形式位置にお** いて前記リードパターンと前記史尼パターンが後居され ェ、和記記線及び前記半導体チップの所定衛医症いに全 40 うよう前記第1の基材と前記第2の基材とを接合する推 合工程と、航記第1の基料及び第2の基料の不要配分を 除去する除去工程とを具属することを特徴とするもので ある.

> 【0020】至九、雄步項14花載の発明では、和花森 **ルティッキだは11記載のリードフレームの製造方法に** おいて、裏材に、単面接した際に前記り一ドの乱けとな ラようりートバターンを形成でもりードバターン形成立 G - - ::

【0021】至た、以求項15元素の兄弟では、前記録 米項14記載のリードフレームの製造方法において、 薊 尼交起形成工権は、収記リードパターンの所定位置にパ ンプを単数吹いは弦吹挟み重ねることにより前記疾起を 形成したことを特質とするものである。

【0022】また、顕求項16記載の発明では、前記録 求項14記載のリードフレームの製造方法において、前 記兵尼形成工程は、前記リードパターンの所定位置に導 名位即村を配放することによりれ足交易を形成したこと そ特定とするものである。

【0023】更に、技术項17記載の発明では、前記録 求項14記載のリードフレームの製造方法において、飼 記典起形成工程は、前記リードパターンの所定位置を登 性加工することにより前足交起も形成したことを特徴と するものである。

100241

【作用】上記した各手段は、下記のように作用する。 註 求項1及び請求項2記数の発明によれば、半額体チップ は対止樹間により封止されるため、耐熱性、提試的住民 、ドモリード及び配理を用いて引き回すことができるだ。 め、リードのレイアウトを電板パッドのレイアウトに向 わらず設定することが可能となり、実装基底とのマッチ ング性を向上させることができる。また、対止指肩は引 き回された配数を確実に保護するためこれによっても保 領性を向上させることができ、また外部性収録子は封止 制能から其出しているため実装蓄板との電気的技規を施 実に行うことができる。

【0025】また、経水項3記載の発明によれば、選米 半導体チップとリードとの絶縁材として配設されるポリー10 イミド原を接着剤として用いてるため、半線体チップと リードの絶縁と注合を一括的に行うことができる。よっ て、絶縁材と接着難とを別位に配設する構成に比べて横。 造の簡単化及び製造の容易化を図ることができる。

(0026)また、雄木県4記載の発明によれば、突起 をリードと一体的に形成したことにより、交配とリード も別屋の材料により構成する場合に比べて構造の簡単化 を図ることができる。また、鼠虫項 5 記載の見明によれ ば、配束としてワイヤモ用いたことにより、収記したな に行うことができる。

【0027】また、森水頂を記載の発明によれば、突足 にパンプを形成したことにより、交起を直接実芸基板に 突張する横成に比べて、半選体装置の実装基底への技統 モな島に行うことができる。また、森太原7疋粒の兌明 によれば、接合工程においてポリイミド瓶を無定位度が つ所定理圧力下に置くことによりはぞ訴化させ、これに

【0028】また、接続工程では半端体チップに形成さ れている電極パッドと前記り一ドとを配牌を引き回し床 戻するため、この引き回しを選査なますることにより、 **電極パッドのレイアウトにおしてリードのレイアウトを** 変更することが可能となる。また、半異体装置にリード 形成工程,接合工程、接现工程及び对止撤弃配款工程の 4工程のみで製造される。このように少ない工程で半さ 傷器屋が製造されるため、生産効果も同上させることが てきる. - 🛼

【0029】また、は京孫8記載の兄弟によれば、ポリ イミド原として関節に無可塑性を有する接着剤を配設し たものを用いることにより、ポリイミド底に印加するほ 度等を所定範囲内に制御することなく接合処理を行うこ とができるため、ほ合処理を容易に行うことができる。 【0030】また、森珠項9記載の発明によれば、接京 工程で、電極パッドとリードとをダイレクトリードポン ディング住を用いて意気的に接続するため、原単かつ程 実に電極パッドとリードとの接続処理を行うことができ る。また、抹求項10及び食水項11記載の見明によれ 及び耐虚性を向上させることができる。また、電極パッ 10 ば、アウターリード部のリードビッチに対してインナー リード部のリードピッチが小さく立定されているため、 インナーリード部が電気的に推放される半導体チップの **ユ圧パッドの配数ピッチが小さくてもこれに対応させる** ことができ、かつ実装基板と電気的に接続されるアウタ ーリード邸のリードビッテは大きいため、実芸基底への 実に住を向上させることができる。また、交配がアウタ ーリード部に形成されることにより、この突起を外配は 映象子して用いることができ、これによっても実践性を 向上させることができる。

> 【0031】また、森水頂12記載の見明によれば、紫 1のエッチング工程において突起の形成位属にマスクを 配立した上で基材に対してハーフェッチングを行うこと により 空紀形成位置を除く部分の仮原を得くし、更に 第2のエッチング工程においてリード形成位置にマスク を配款した上で第1のエッチング工程が終了した基材に 対してエッチングを行うことにより、交起が一体的に形 成されたリードを形成することができる。

【0032】ここで、リードを形成する時にリードのビ ッテは番材の仮序により決定されてしまう。具体的に 極パッドとリードとの間における記録の引き回しを言る。(0)は、リードのピッチは基材の版理と結算しいピッチにし か形成することはできない。よって、ほい坂厚を用いる 投リードピッチを狭ピッチ化することができる。

> 【0033】ところが、突起が形成されるリードでは基 材の仮厚は突起の高さにより決まってしまい。突起の高 さと苦しい低度を有する素材を単にエッチング処理した のでは狂ビッチのリードを形成することができない。し かるに、上記のように素くのエッチング工程におりてデート

も趺ピッチのリード形成を行うことが可能となる。尚、 上記説明から明らかなように、交起の配益ビッチは基材 の板厚と詰奪しいピッチまで狭ピッチ化することができ

【0034】また、緑水頂13記載の発明によれば、黄 1の蓄材及び第2の番材は重ね合わせることにより突起 の所定高さ寸圧となるよう低厚が運足されているため。 各番材の仮厚は突起の高さ寸法より小さな厚さとされて、 いる。リードパターン形成工程では、この板厚の深い質 1 の名材に対してリードの形状となるようリードパター $10 = \{0.0.4.1\}$ また、インナーリード試 3 a と半さ体チッ ンを形成するため、先に説明した板序とリードピッチの 関係により、形成されるリードパターンのリードピッチ そ狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも前記点起の形成位置に位置するよう 交包パターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ接合することにより、安配 の形成位置においてリードパターンと英紀パターンが程 履され、この位置における依単は突起の所定高さとな る。続く除去工程では不要部分が除去されリードが形成 70 ている。

【0036】従って、上足のようにリードパターンの形 成時には仮厚は薄いためリードピッチを狭ピッチ化する ことができ、また突起形成位置においてはリードパター ンと死起パターンが核磨されることにより所定者さの疾 尼を形成することができる。また、は水項14記載の発 朝によれば、リードパターンを形成するリードパターン 形成工程と、突起を形成する突起形成工程とを別様に行 うことにより、番材の厚さも央起の高さに拘わらず選定 することができ、よって違い基材を用いることによりり、10 厚さ(図中、矢印目で示す)が、底匠から突起9の先識 ードパターンの孩ピッチ化を図ることができる。また、 突起形成工程においては、任意の高さを有する突起を形 成することが可能となり、設計の自由度を向上させるこ とがてきる.

【0037】更に、請求項15万至17応載の発明によ れば、交起形成工程において交配の形成を容易に行うこ とができる。

(003B)

【実施例】次に本発明の実施例について感節と共に反映 する。図1及び図2は、本発明の一実施例である半導体 (0) 装置 1 も示している。図 1 は半速体装置 1 の新面図であ り、また図2は半端体装置1を底面図である。

【0039】 お図に示されるように、半端体装置1は大 結すると半途はチップ2、指立のリード3、対止を除 1.及びパンプ5年によりは成されている。半点はデッ ブ2は、底面の中央位置に従せの電極パッドもが一邦に 利望されている。また、複数のサード3は、云イインで

【0040】このポリイミド版7は、半端体チップ2の 上二に尼成された回発医 2 A とりード 3 とそ右気的に絶 経する絶縁節材として複雑すると共に、 ほ迹するように ポリイミド膜?は半導体チップ2とリード3とを接合す る履撃取として侵難している。このように、ポリイミド 戻 7 に絶縁部材と推着筋の双方の機能を持たせることに より、絶跡材と接着期とも期間に配益する無点に比べ、 半選体装置1の横道の簡単化及び製造の容易化を図るこ とができる。

10

プ2に形成された電極パッド6との間にはワイヤ6か配 設されており、このワイヤ8を介して半端体チップ2と リード3は電気的に程度された根底とされている。美 に、モリード3に載けられたアウターリード載36の薪 定位置には、外部後数数子となる交起9が一体的に形成 されている。上記録症とされたリード3は、各回に示さ れるようにその大部分が半導体テップ 2 の底面上に配位 された様式の、いわゆるリード・オン・チップ(LO C) 検達となっており、半年体装屋1の小型化が図られ

(ここ) こ) また、対止困難 4 は例えばエポキシ制度よ りなり、後述するようにモールディングにより形成され ている。この対止密旋4は、半導体チップ2の底面及び 剣節の所定節囲に記載されている。しかるに本実施例で は、半導体チップでの上面においては、放熱性を向上さ せる面より対止概略4は配置されていない様式とされて いる. .

【0043】上記封止整路4は、半線はチップ2の電塔 パッド6の配数節(底面)も基準とし、この底面からの までの高さ寸法(区中、矢印Wで示す)以下で、かつ底 面からワイヤ8のループ最上部までの高さ寸圧(区中、 矢印りで示す)以上となるよう構成されている(NSH ≦W)。この模成とすることにより、英起9の少なくと も先端部9aは確実に封止樹龍4から自出し、またウイ ヤセ及び突起9の兵出部分を除くリードコは討止出路4 に封止された構成となる。

【0044】このように、本実施例の単導体装置1は、 半退体チップ 2 の研定範囲(上面を除く 肌位) を對止能 # 1.17 可止された機械となるため、耐熱性、機械的強度 及び副還位を向上させることができる。また、封止形だ 4はウイヤ8を確実に保護するため、これによっても半 進体整度1の信頼性を向上させることができ、更に外部 度度菜子となる茶品9の少なくとも先端部92は罹実に 料止機能もから耳出するため、実装を振りるとの名気的。 厚戌を確実に行うことができる。

[0045] [22世] 图 2 E R D T = 基本 A T 2 C R

ている。 同図に示されるように、リード3にはほするインナーリード 貼3 a のリードピッチ (②中、矢印P...で示す) が原在するアウターリード 貼3 b のリードピッチ (②中、矢印P...で示す) よりも小さくなるよう形成されている。 具体的には、インナーリード 配3 a のリードピッチ P... はアウターリード 部3 b のリードピッチ P... の 助半分のピッチ (P... = P... / 2) となるよう 横成されている。また、後に詳述するように、アウター リード 野 3 4 の リードビッチ P... は突足 9 の 形成 反 置ったおける リード 3 の 厚さ W とが 助等しく なるよう 横成さ 10 れている (P... 与 W)。

【0046】上記のように、アウターリード部38のリードピッチP... に対してインナーリード部38のリードピッチP... が小さく設定されることにより、ディンナーリード部38が電気的に提戻される半速体チップ2の電低パッド6の配設ピッチが小さくてもこれに対応させることができ、かつ実装高版10と電気的に推決されるフクターリード起3b(突起9)のリードピッチP... は大きいため、半個体装置1の実装高板10に対する実装住を向上させることができる。

【0047】一方、本実施供に係る中級体盤を1は、半年体テップ2に配放されている電医パッド6に個様パンプ5を形成し実装蓄板10に接続するのではなく、電板パッド6とインナーリード部3aとの間にワイヤ8を引き回した上でリード3を介して実装基板10に接続する 似成とされている。従って、電極パッド6をリード3及びワイヤ8を用いて引き回すことができるため、リード3のレイアウトを電極パッド6のレイアウトに向わらず設定することが可能となる。

【0048】具体的には、図2に示す例では、半週体チョクップ2の中央に形成されている電医パッド6をワイヤ8及びリード3を用いて引き回し、外部検釈選子となる突起9を半端体チップ2の外属位置に引き出している。また、図3に示されるように、電極パッド6が半週体チップ2の外風位置に形成されている場合には、本発明を追溯して電極パッド6をワイヤ8及びリード3を用いて引き回すことにより、電極パッド6の形成位置より内部に外部接続域子となる突起9を形成することも可能である。更に、図4に示されるように、外部検索型子とたる突起9を半週体テップ2の外側位置に促立することも可能を表

【0049】このように、電医パッド6をリード3及びワイヤ8を用いて引き回すことが可能となることにより、実体基版10と半導体装置1とのマッチング住を向上させることができ、外部技術球子となる交配9のレイアクトを思慮外部技術業子のレイアクトになるに数定ることができる。よって、主席体表面1を思いるユーザ制の発信を呼ばれることができる。

は、リード形成工程、符合工程、技術工程及び打止を提 記数工程の基本となる《工程と、これに付属するパンプ 形成工程、拡鉄工程の2工程を行うことにより製造される。以下、各工程度に放明するものとする。

【0051】図5万至図9はリード形成工程の第1実施例を示している。このリード形成工程は、リード3の名材となるリードフレーム11を形成するための工程であっ。リードフレーム11を形成するには、先ず図5に示されるような平板状の整材12を開業する。このを含12は、例えば4.2プロイギのリードフレーム材料であり、またその板庫は形成しようとする実起9の高させたWと等しいものが選定されている。

(005.2) 上記の番材12に対しては、先す図6に示されるようと7.2.2.2.13 (型地で系す) が日かられる。このマスク13は、死主の交長9の形成位置(図中、5 思口号14で示す) 及びクレドール形成位置(図中、5 型を号15で示す) に記立される。

【0053】上記のようにマスク13が配放されると、 戌いて番材12に対してハーフェッチング処理(第1の エッチング工程)が実施される。本実路例においては、 ウエットエッチング法により基材12に対してハーフェッチング処理を行っている(ドライエッチング処理を行っている)。また 近のエッチング方法を用いることも可能である)。また エッチング時間は、エッチングにより設定される配分 (図6で白ほぎで示される配分)の厚さが、番材12の 板厚Wの半分の寸法(W/2)となるよう意定されてい

【0054】このハーフエッテング処理が終了し、マスク13を取り除いた状態を図7に示す。この状態では、突起9の形成位置14及びクレドール形成位置15のみが元の番材12の序をWを検付しており、他の部分(萨原符号16で示す)はハーフエッチングによりその序を寸法はW/2となっている。

【0055】上記のようにハーフェッチング処理が終了 する。 核いて図8に示されるように所定のリード3の形式位置(学説存号18で示す)及びクレドール形成位置 15にマスク17(製造で示す)を記載した上で、この 基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配款されると、 現いて基材12に対してエッテング処理(第2のエッチング工程)が実施され基材12のマスク17が配放され た位置以外の部分を除去する。これにより、図9に示す リードコの所定形状を有したな気のリード3を担偏する リードフレーム11が形成される。向、必要に応じてこ のリードフレーム11の所定形位(リード3の形成位 二、にニスッキ等を範してもよい。

(0057) このように形成されたサードアンーム 1 1 は シードラがインテージョン・ファクラージョド

ーリード 町3a及び突起9の形成位置を除くアウターリ ード節30の厚さ寸法はW/2となってる。

[0058] ここで、リードピッチと番材12の佐厚と の関係について収明する。前記したように、リード3を 形成する際にリード3のピッチは差材12の低厚により 決定されてしまい、具体的にはリードピッチは正材 1-2 の低厚と結構しいピッチにしか形成することはできな い。よって、蓋材12の佐厚が高い担リードピッチを表。 ピッチ化することができる。

は番材12の坂原は突起9の高さにより決まってしま い、突尼9の高さと等しい近原を有する基材12を単に エッチング処理したのでは狭ビッチのリードを形成する。 ことができない。しかるに、上記したように第1のエッ チング工程においてハーフエッチング処理を実施するこ とにより、突尼形成位置14を除き基材12の低度を買 くし(約W/2の仮序となるようにする)、 更にこの様 くされた板厚を有する部分に第2のエッチング工程を実 応してリード3を形成することにより、突起9を有する リード3であっても狭ビッチ(図1に示されるリードビ 26 のは位星及めれであり、リードパターン23の形式時に ッチ P...)のリード形成を行うことが可能となる。ま た。何はの理由により、突起9(アウターリード部3) b) の配款ピッチ (P...) は、益村 1 2 の紙庫Wと貼 客しいビッチミではビッチ化することが可能となる。 【0060】尚、具体例としては、一般にリード基材と して用いられている板厚0, i0am, 0, i5am, 0, 10amの基材を 所に挙げれば、坂厚0.10mmの高材ではアウターリード部 3 b及び突起 9 の最小ピッチP... を0.10mm (P.,. = 1. 10ee) 、インナーリード部3gの最小ピッチP,, そ0.)Sas (P., = 0,0Saa) とすることができる。また、仮序 10 【0066】上記検収とされた第1,の基材21及び第2 1.15年8の高材ではアウターリードは36及び突起9の最 トピッチP... そ0.15mm (P... = 0.15mm) . インナー Jード部3aの最小ピッチP。。 €0.075mm (P。。 ≂0.07 es)とすることができる。更に、抜厚0.10esの基材では プワターリード部3b及び突起9の点小ピッチP... モ 20em (P.., =0.20em) . インナーリード記3 m の最 、ビッチ P., を0.10em (P., = 0.10em) とすることがで

(0061)一方、突起9の形成位置に在目すると、突 ↑より戻められる。即ち、この図 6 に示されるマスク 1 の配款位配を建立変更することにより、突起9の形成 国を任意設定することが可能となる。 このため、 本実 例に係るリード形成方法では、お都技炭ロテとなる英 9の形成位属を自由底をもって設定することができ、 ってそめ走められているはほれ都は原稿子位置に決区 を容易に形成することが可能となる。

ム20を形成するには、先丁回10に示されるような第 1の基材21と、図11に示されるような第2の差材2 2 を用意する。

14

【0063】このを基材21、22は、重ね合わせるこ とにより突起9の所定案さ寸法Wとなるよう低度が遺定 されており、本実施例では各番材21、22の日度寸片 は共にW/2に設定されている。尚、き番材21、22 の低厚はこれに展定されるものではなべ、異ね合わせる ことにより突起9の所定高さ寸注wとなる気片の益にそ 【0059】ところが、交起9が形成されるリード3で 10 基材21、22で仮席を異ならせた映成としてもよい。 【0064】図10に示される第1の番材21は、例え ば42アロイ年のリードフレーム材料により形成されて * おり、エッチング処理或いはプレス打ちはそ処理事を干 め重集することにより、平面貸した場合にリード3と向 一形状のリードパターン23が形成された供成とされて いる。しかろに、第1実務例で説明したリード形成工程 と異なり、この状態のリードパターン23には交配9は 形成されておらず、よってリードパターン23は全体的 にその仮足がW/2とされている。 尚、 図中25で示す 一括的に形成されるものである。

【0065】一方、図11に示される第2の基料22 は、予め42アロイ年のリードフレーム材料に対しエッ テング処理或いはプレス打ち住き処理等を実施すること により、突起パターン24が形成された構成とされてい る。この突起パターン24は直旋状のパターン形状を有 しており、、所定の英起9の形式位置を検禁するよう様 丘されている。 尚、 図 2 6 は位属決め孔であり、 交配パ **ジーン24の形成時に一括的に形成されるものである。** の基材22は、位置決め孔25、26を用いて位置点的 されつつ重ね合わされ頂合される。この第1及び第2の 至村21、22の複合は、薬な性抗量剤を用いて従来し てもよく。またな役により接合してもよい。図12は、 第1の番材21と第2の番料22とが複合された状態を

【0067】上記のように第1の基材21と第2の基材 2.2とが接合された状態で、第2の基材2.2に形成され ている突起パターン24は、第1の基料21に形成され 3.5 の形成位置は図6に示されるマスク13の配益位置 (8)ているリードパターン23の所定狭尼形成位置の上記に 異な合わされるよう状式されている。

> 【0068】②13は、リードパターン23と点尼バタ ーン24とが重なり合った旣位を拡大して示す平面区で あり、また四14はリードパターン23と交色パターン 24とが異なり合った節位を拡大して示す例面区であ る。各区から朝らかなように、毎届寸圧Wノミのリード パターンででも、声じく広歩ではW/での中枢(ター)

【0069】上記のように第1の基材21と第2の基材 2.2 とのほ合処理が終了すると、戌いて不要配分、具体 的には突起パターン24のリードパターン23と交差し た部分を除く部位をプレス加工等により除去することに より、図15に示すように交起9が一体的に形成された リード3を有するリードフレーム20が形成される。

【0070】上記のように、本実施例により製造された リードフレーム20も第1実施例で製造されたリードフ レーム11と同様に、リード3はインナーリードの3 れた祝成となる。また、図10に示すリードパターン2 3の形成時においては、第1の番料21の板庫はW/2 とされているため、先に説明した毎年とリードピッチの 関係から明らかなように、狭ピッチのリードパターン 2 3を形成することができる。

【0071】一方、突起9の形成位置に注目すると、突 記9の形成位置は第2の番材22に形成される突尼パタ ーン24の形成位置により決められる。即ち、´この交易 パターン24の形成位置を重复変更することにより、突 ため、本実施例に低るリード形成方法においても、外部 接頭端子となる突起9の形成位庫を自由度をもって設定 することができ、よって子の定められている保証外配在 原報子位属に突起9 を容易に形成することが可能とな

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11、20(以下の反射では、 リードフレーム11を用いた場合を例に並げて気氛す る)が形成されると、欲いてリードフレーム11と半耳 16万至図20を用いて接合工程について依頼する。 【0073】接合工程においては、先ず回16に示され るようにリードフレーム11のインナーリード瓜3a (検言すれば、後述する接続工程においてワイヤ8がポ ンディングされる群位)に全メッキを施丁ことにより、 ポンディングパッド都27を形成する。

【0074】また。図17に示されるように、半導体チ ップ2の電極パッド6の形成された面には、この電極パ ッド6の形成部位のみが露出する機成でポリイミドは7 が配設される。このポリイミド導ではガラス矩移点が1~40~ 00~300℃のものが選定されており、図17に示さ れる状態では単に半点体チップ 2 に載置されただけの状 旅となっている。従って、ポリイミド度 7 が収度しない よう、半導体チップ2は竜径パッド6の形成面が上部に 位置するよう配置されている。向、主選体チップ2は形 雁封止は行われておらずペアチップはとされている。ま ない 上記のポリイミド 様では、三点はデップでも形成で

数され半導体チップでは、配子をに示されるようにし ードフレーム11が軽速される。この際、リードフレー ご。」に形成されているリード3(インナーリード部3 a)と、半端はチップでに形成されている電極パッドを とが核反よく対向するよう。リードフレーム11は立定 決めされる.

【0016】上記のようにリードフレーム~1 1 が半退体 チップ2上の所定位屋に転覆されると、戻いて図19に 示されるように抬其28が降下し、リードフレームii a.アウターリード部3b及び突起9が一体的に形成さ、10 モキ選体チップ2に向け界圧する。また、この治虫28 は加熱盆屋を食器しており、治具28で発生する熱はリ ードフレーム11を介してポリイミド度?に印加され

【0077】上記ポリイミド祭では、半導体テップ2と リードフレーム11とそ意気的に延停する絶縁配材とし て従来より一般的に用いられているものであるが、工気 朝者はこのポリイミド第7を所定の製埃条件下に従くこ とにより接着剤として触能することを発見した。 具体的 には、ポリイミド級7としてガラス症移点が100~3 起 9 の形成位産を任意設定することが可能となる。この 10 0 0 でのものを使用し、かつこのポリイミド度 7 モガラ ス伝移点+100~200℃に加熱すると共に、1~1 レス・・/cm'の存在力を印加することにより、ポリ イミド眠?は推着剤として後期するようになる。

【0078】よって、本実施的では上記の点に注目し、 半級体テップ2とリードフレーム11とのほ合時に、 怡 具28に設けられているヒータによりポリイミド展 7 モ ガラス低移点+100~200℃に加熱すると共に、治 具28の加工によりポリイミド膜に I ~10kg (/ c m'の押圧力を印加する秩丸としている。これにより、 体チップ2を接合するほ合工程が実施される。以下、図 30 ポリイミド成7は接着料として嵌むするようになり、半 事体テップでとリードフレーム11とモポリイミド雇う を思いて推撃することが可能となる。

> 【0079】上記機成とすることにより、従来では必要 とされたポリイミド森モギ導体チップ2及びリードフレ ーム11と移着するための住宅的は不要となり、 仮品コ ストの低級及び申請体装置1の組み立て工数の低級を図 ることができる。図20は、平準はチップ2とリードフ レーム11とがポリイミド難?によりせ合された状態を 示している.

【0080】 肉、半端はチップ2とリードフレーム11 こうほごは、ポリイミド鉄7を用いて圧合する方法に陥 定されるものではなく、従来のようにポリイミド床の雨 面に接着剤を塗布しておき、この接着剤によりポリイミ ド級を介在させた状態で半週のテップでとりードフレー ム11と毛柱会する方法を用いてもよい、この根底で は、ポリイミド届に共する遺産制御及び存産力制のが不 要となり、現台工程を空中におおてもことができる。

ド3と半導体テップ2に形成されている章径パッド6と をワイヤ 8 て写気的に住放する技統工程が実施される。 【0082】 図21は、キャピラリ29を用いてワイヤ (例えば全ワイヤ) B をリード 3 に形成されたポンディ ングパッド郎27(図16参照)と電極パッド6との間 に配設する処理を示している。原知のように、半進体禁 置1の電気的特性を向上させる面からはワイヤ8の長さ は短い方がよく、また半迭体装置1の小型化度型化のた めにはワイヤ8は低ループであることが登ましい。

[0083] このため、ワイヤ8を配放するのに低ルー 10 プポンディング住を採用することが望ましい。低ループ ポンディング法も産々の方法が建業されているが、例え ば先ず半導体チップ2に形成されている危軽パッド6に ワイヤ 8 をポンディングし、炊いて重直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち肚を用いる様成と してもよい.

【0084】上記のように、リード3と電極パッドもと を電気的に接続するのにウイヤボンディング法を用いる きる。また、リード3と電板パッド6との間におけるワ イヤ8の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が記載された状 慈を示している.

【0085】上記のように復民工役を実施することによ り、な様パッド6とリード3とがワイヤ8により電気的 に接続されると、 残いて半導体チップ 2 の所定部分に対 止削縮4を配数する對止樹脂配設工程が実施される。以 下、図23万至図25を用いて封止指揮配数工程につい 10 て放明する.

【0086】図23は、上記の各工権を実施することに よりリードフレーム11、ワイヤ8年が記載された半導 体チップ2を急型30に狭着した状態を示している。 魚 型30は上型31と下型32とにより接成されており。 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導はチップ2は玄型30内に 気気される.

【0087】上型31は、半導体チップ2が装着された 状型で突起り及びリードフレーム11のクレドール33~(0) と当まする構成とされている。交記9の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 低形状とされている。また、下型32は星星された半点 体チップ2の側部に空間部を有したキャピティ形状を有 しており、また半退体チップ2の囚における底面はキャ ビディ33の危圧と当事でる構成とされている。

【のできる】このように、対比を指配数工程で無いると

装置1の製品コストの低級に寄与することができる。 (0089) 図24は金型30に對止用盾4(製地で示 す)を充填した状態を示している。 金型30に対止性語 4を充填することにより、半途はチップ2の下型31と 当推した上面(図23万至図25では下底に位置する) モ除く外席面は対止根解4により対止される。また、※ 耳はチップ2の底面に配設されているリード3及びワイ 〒8も針止左旋4により針にされた状態となる。また。 突尼9も上型31と当接している解節を除き對此能解 4 により対止された模成となる。

12

【0090】 図25は、封止樹原4が充壌処理された半 編化チップ2を全型30から触型した状態を示してい る。同回に示されるように、半導体チップ2の上面 2 a は対止を握4より高出しており、よってこの上版28よ り半端体チップでで発生する熱を効率よく放気させるこ とができる。また、突起9の雑餓9aも対止思路4から 外部に高出しており、従ってこの袋託9aモ外証技統这 子として用いることができる。

【0091】図25に示される状態において、辺中一点 ことにより、谷島かつ高速度に技成処理を行うことがで、10 雑誌で示す都所でリードフレーム11を切断することに より半導体築置を摂成しても、配1に示す半導体装置1 と同様の効果を実現することができる。しかるに、図2 5に示す状態では、外部技技選子として製能する交配 9 の雑節9aが封止樹稈4の表面と略面一となっているた め、実装基版10に対する実装性が不良である。このた め、本実施例においては、対止総理記載工程が終了した 後、戦略90にパン部5を形成するパンプ形成工程を実 箱している。以下、パンプ形成工程を図26万至図30 モ用いて広時ずる.

> 【0092】パンプ形成工程においては、先丁囚26に 示すように、封止松路4が配設された半導体チップ2の 全面に対してホーニング処理を行い、双宮する出路無等 モ除五丁ると共に、交起9の体部9aモ発実に外部に点 出させる。ホーニング処理が終了すると、疣いて図27 仁示すように、対止密理4が配数された半導体チップ2 を平田暦34に投放し、突起9の遅乱9aに半日を用い て外名メッキを行う(半田頴を参照符号35で示す)。 この外名メッキに用いる半田としては、例えばPb:S n=1:9の延成比を有する半田の適用が考えられる。 図28は、上記の方はメッキにより交配9の攻撃9aに 半田峡35が形成された状態を示している。

【0093】上記のように外袋メッキ処理が終了する と、択いて半缶店35が形成された交配9の味餅98に パンプSが形成される。このパンプSの形成方ほとして に居々の方法を採用することができ、例えば効率よくか つぞ名にバンブミをお成しうる在写ハンブ大店を用いて た成してもよい。 図29は、バンブミガデ君9の女気を

リードフレームコンの切断処理が行われ、これにより、 図30に示される半導体装置1が形成される。尚、この リードフレーム11の切断処理に先立ち、切断処理を容 **あにするためにリードフレーム11の切断型所にハーフ** エッチング処理を行ってもよい.

【0095】上記のように製造された半導体装置1に対 しては、肥いて適正に作動するかどうかをは数するは故 工程が実施される。図3:1及び図3:3は、夫々異なる牛 幕体鉄屋1の盆盤方法を示している。 図31に示される 「盆放方法では、パンプラを装着しうる構成とされたソケー10」で容易に交起9Fモ形成することができる。しかるに、 ット36を用い、このソケット36に半導体装置1を架 君することによりパーイン等のは故を行うものである。 【0096】また、図32に示されるは以方法は、プロ ープ37を用いて半導体装置1の放散を行う方法であ る。半導体装置1は、針止世話4の飢怠位置にリード3 の威部が封止制路4から貫出した模式とされている。本 試験方法では、これを利用して封止樹脂4から貸出した リード3にプロープ37を推触させて試験を行う機成と されている。よって、本以駄方法を採用することによ り、中導体整備1を実装蓄板10に実装した後において、10 も以款を行うことが可能となる。

【0097】図33は、半編体装置1毛実装基板10に 実装する実際工程を示している。半導体装置1を実容器 版10に実装する方法としては、用知の種々の方法を採 用すすることが可能である。例えば、赤外菜リフロー方 法を用い、半導体整度1に設けられているパンプ5を実 装器板10に形成されている電極部38にペースト等を 用いて仮止めし、その上で赤外翼リフロー声においてパ ンプ5を移起させることによりパンプ5と電径部38と を接合する方法を用いてもよい。 .

【0098】続いて、上記した半導体展展の製造方法の 変形例について以下収明する。図34万至図37は、夫 々央尼9の文形例を示している。図34(A)、(B) に示される突起9Aは、その形状を円柱状とした展成で ある。また、数37(C)に示される突起9Bは、その 形状を角柱状とした構成である。このように、突起9. 9 A. 9 Bの平面形状は程々選定できるものであり、バー ンプラの接合性及び実装基底10に形成されている電板 1338の形状毎に応じて任意に形状を選定することが可 9. 9A、9Bを形成する場合には、図6に示す交足形 成位は14に反抗するマスク13の形状を正宜選定する ことにより突起9、9A、98の平断形状を容易に所望 する厄伐とすることができる.

【0099】また、図35 (A) に示される名思90の ように上面に皮血状凹部を形成した根成としてもよく。 図35(B)に示される共長9Dのように上面中央民に market military and the commence of the

Eによれば、突起表面における面積を大きくすることが できパンプ3との複合性の向上を図ることができる。 尚、上記の英起9C~9Eは、リード3の所定交配形成 位置に、現代性種類的を用いて固定された異成とされ ている.

:0

(0100)また区35 (D) に示すのは、リード3を プレス加工等により連携豊性党形させることにより突起 9Fを形成したものである。このようにプレス応工与の 楚住加工を用いて突起9Fモ形成することにより、 姪の この形成方法では、突起9Fのあさは世代加工展界値を 上陸とし、それ以上の高さに放定することはできないと いう間は点もまする.

【0101】また、回35に示すのは、交配9GE形成 するのにワイヤポンディング技術を用い、スタッドパン ず!而亡の突起発体位置に形成することにより突起 9 G としたことを特定とするものである。 図36 (A) は突 起9Gの形成方柱を示しており、また図36(B)は突 尼9GE拡大して示している。

【0102】上記のように、突起9Gモワイヤポンディ ング技術を用いスタッドパンプで形成することにより. 任意の位置に突記9Gを形成することが可能となり、外 部推政第子となる英記9GE所定位置にお易に形成する ことができる。また、突起9Gの形成は、半導体装属の 製造工程の内、技能工程においてワイヤ8の配収時に一 活的に形成することが可能となり、製造工程の祭略化を 囚ることができる。

【0103】また、突起9Gのあさはスタッドバンブモ 複数電視み重ねて配設することにより任意に設定するこ 30 とができる。区37 (A) に示される交配9日は、スタ ッドパンプモ3個程み重ねることにより回36(B)に 示される1低のスタッドパンプにより英起9Gモ形成し た協成に比べて高さを高くしたものである。

【0】04】また突起の高さを高くする地の方法として ゖ 「中11(B)に示されるようにテめリードろにプロ ック状の基準性配材41を基準性推着前等により固定し ておき、この資電性部料41の上部に図37(C) に示 されるようにスタッドパンプ42モ形成し、ほ居された 選集性部材(1とズタッドパンプ42とが協制して交包 成である。真体的には、例えばエッチング性により突起 40 9 1 e 形成する構成としてもよい。この構成の場合、突 起り1の不さは進竜性部は41の高さにより決められる こととなるが、プロック状の進電性配料 4.1 に雇々の大 きさのものが後供されており、よって突起91の高さを 任意に設定することができる。

> 【0105】◎38は、排名工権の変形例を示してい を、上記した実施的では、包16万里位20に示したよ うに半点はチップでとサードフレーム11とも悪定事件 ----

ム11とも複合する異成としてもよい。

【0106】また、テーブ状態を刺45の配款位置は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも設けてもよく、また リードフレーム11の下面のみに設けた機能としてもよい。更に、テープ伏暦を削45の配数範囲は、電極パッ ド6の形成位置を除く区中矢印又で示す乾軽であれば、 自由に設定することができる。尚、テーブ状態を削45 は、半導体チップ2とリードフレーム11とを電気的に 絶縁する必要があるため、絶縁性後を限である必要があ 10 る。

【0107】図39万室図42は、作成工程の変形例を示している。上記した実施例では、図21及び図22に示されるように電極パッド6とリード3とを接続するのにワイヤ8を用いた構成を示したが、図39万室図42に示す変形的では電極パッド6とリード3とを直接機械するダイレクトリードホンディング(DLB)方法を用いたことを特徴としている。

【0108】図39及び図40に示す例では、リード3を例えば超音波旋動子に接続された複合結具46を用い 20で直接的に電極パッド6に複合する機成とされている。 しかるに、この構成では超音板振動する複合結具46により、電極パッド6にダメージが発生するおそれがある。

【0110】また、図39万面図42に示した核球工程によれば、ワイヤ8を用いて電極パッド6とリード3を検統する核底に比べて電気抵抗を低減できるため、単線体装置1の電気特性を向上させることができ、点面の単送体チップ2に対応することができる。

(0111)図43万室図44は、財産資料で工程の 実形例を示している。上記した実施例では、区23及び 図24に示されるように全型30を構成する下型32の キャビディ底面は半温体デップ2の上面2aと直接当後 (0 し、この上面2aには放熱特性を向上させる圏から封止 度間4が配数されない様成とされていた。

【0112】しかるに、半週体装置1が使用される実現が超しい(例えば、多度関境)時には放熱性よりも耐虚性等をより必要とする場合が生じ、このような場合には対止密証4により半週体チップでを完全に対止する必要がある。 空くでなび (1) なるに示す金型では、まるはチップでを対比を担くて完全に行いても構成とされてい

ヤビディ52が、図43に示されるように半ば化チップ2の外角面から解析しており、よって図44に示されるように対止関係4を変型に完装した状態で半端はチップンに完全に対止関係4に対止された様式となる。このように、半端体チップ2に対する対止関係4の転散位置は、変型30、50に形成されるキャビディ33、52の形状を確定変更することにより任念に改定することができる。

22

【0114】また、上型31にリード3に形成された交配9を装着する凹部を形成しておくことにより、図45に示されるような突起9が対止制度4から大きく交出した構成の半導体装置60年形成することも可能である。図45に示す半導体装置60は、突起9が対止解解4次の大きく突出しているため実施基板10に対する実施は良好であり、よって取記した実施例に低る半導体装置1のようにパンプ5を設ける必要はなく、半導体装置6の製造工程の簡単化を図ることができる。

(0115)

【見明の効果】上述の如くて見明によれば、下記の種々 の効果を実現することができる。 森水項1及び放水項2 記載の発明によれば、半導体チップは対止制度により封 止されるため、耐熱性、磁気的生成及び割退性を向上さ こうここができる。また、気色パッドとリードとの間で 記載を引き回すことができるため、リードのレイアウト を草匠パッドのレイアウトに拘わらず設定することが可じ 能となり、実装基板とのマッチング性を向上させること ができる。また、対止樹間は引き回された配紙を提供に 保護するためこれによってもは疾性を向上させることが でき、また外部推映第子は封止樹脂から真出しているた 【0116】また、放水項3記収の発明によれば、追加 半導体チップとリードとの地段材として記載されるポリ イミド棋を推着剤として用いてるため、半導体チップと リードの絶縁とは合を一括的に行うことができ、よって 絶縁材と技者所とも制御に歴史する核成に比べて核治の

【0117】また、鉄水頂々記載の発明によれば、交配をリードと一体的に形成したことにより、交配とリードを別様の材料により構成する場合に比べて構造の効果化を図ることができる。また、は水里5記載の発明によれば、配乗としてワイヤを用いたことにより、利足した電ビジ、ドミリードとの間における配金の引き回しを容易に行うことができる。

簡単化及び製造の容易化も図ろことができる。

【0118】また、技术項を記載の見明によれば、突長にパンプを形成したことにより、突起を直接実装基底に実装する機成に比べて、半導体基値の実装基準への採用を容易に行うことができる。また、技术者で記載の見解によっぱ、現在ニロッチ、エー・ディ・セイデカオ・

構成としているため、リードと半端体チップとの絶殺と 接合を一括的に行うことができる。

【0 1 1 9】また、採焼工程では半導体チップに形成さ れている危極パッドと前記リードとも配置を引き回し接 技するため、この引き回しも温度設定することにより、 **宅医パッドのレイアウトに対してリードのレイアウトモ** 変更することが可能となる。また、半導体装置はリード 形成工程、接合工程、接続工程及び耐止機能配益工程の 4 工程のみで製造される。このように少ない工程で半さ 体装定が製造されるため、生産効率を向上させることが 10 てきる.

【0120】また、脚束項8記載の発明によれば、ポリ イミド級に印加する歴度等を所定範囲内に制御すること なく接合処理を行うことができるため、接合処理を容易 に行うことができる。また、誠本項8記載の発明によれ ば、技技工程で、電極パッドとリードとモダイレクトリ ードボンディング法を用いて電気的に投放するため、原 単かつ確実に電腦パッドとリードとの接続処理を行うこ とができる。

明によれば、アウターリード部のリードビッチに対して インナーリード部のリードピッチが小さく設定されてい **るため、インナーリード部が電気的に接続される半導体** チップの電極パッドの配位ビッチが小さくてもこれに対 応させることができ、かつ実装基板と電気的に技統され るアウターリード邸のリードピッチは大きいため、天器 基仮への実装住を向上させることができる。また、交起 がアウターリード部に形成されることにより、この交起 を外部技法域子して用いることができ、これによっても 英芸性を向上させることができる。

【0122】また、請求項12及び請求項13記載の見 劈によれば、突起が一体的に形成された衰ピッチのリー ドモ客島に形成することができる。また、鎌水塔14記 既の発明によれば、リードパターンを形成するリードパ ターン形成工性と、突起も形成する突起形成工程とも別 四に行うことにより、高材の厚さも央尼の高さに向わら 丁逆定することができ、よって痒い益材を用いることに よりリードパターンの数ピッチ化も図ることができる。 また、突尼形成工程においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ (0) ド森を配設する処理を放明するための区である。 せることができる。

【0123】更に、披水準15万至17記載の兄弟によ れば、英屋形成工程において突起の形成を容易に行うこ とができる.

【図面の原単な反明】

【図1】本発明の一実施術である半導体生産を示す断菌 図である。

「アド」でロセニニアロホームステスルテザミニティエ

示す底面図である。

【図4】本見明の一変節例である半進体装置の変形の 8 赤寸底面図である。

16

【図 5】 本発明に係るリードフレームの製造方在の宴(実施例を反明するための図であり、基材を示す区であ

【図6】本発明に係るリードフレームの製造方法の第1 実施例を説明するための区であり、 所定位置にマスク を 足なした世界を示す区である。

【図7】本見朝に係るリードフレームの製造方法の第1 実施例を収明するための間であり、第1のエッチングエ 世が終了した状態を示す図である。

【図8】本見朝に係るリードフレームの製造方法の第1 実施例を説明するための邸であり、所定位置にマスクを 配益した状態を示す感である。

【図9】本発明に任るリードフレームの設造方法の第1 **実筋例を説明するための図であり、完成したリードフレ** ームを示す回である。

【図10】本見朝に係るリードフレームの製造方法の第 【0121】また、抹水項10及び設水項11記数の発 20 2実施例を設明するための図であり、第1の差材を示す 図である。

> 【図11】 本発明に低るリードフレームの製造方法の第一 2 実施例を説明するための図であり、 第 2 の基材を示す 図である.

【図12】本発明に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、第1の基材と第2 の基材を複合した状態を示す図である。

【図13】リードパターンと突起パターンとが重なり合 った部位を拡大して示す平面図である。

30 【図14】リードパターンと交起パターンとが重なり合 った即位を拡大して示す例面包である。

【囚15】本見明に係るリードフレームの製造方法の表 2 実施例を説明するための窓であり、完成したリードフ レームを示す図である。

【図16】本見明に係る半萬体装置の製造工程のほ合工 程を説明するための図であり、ポンディングパッド部の 形成を放明するための図である。

【図17】本見明に任る半歳体装置の製造工程の役合工 怪を説明するための回であり、半導体チップにポリイミ

【図18】本発明に係る半高体装置の製造工程の接合工 程を取明するための図であり、半路体チップにリードフ レームを配収する処理を放明するための図である。

【四19】本発明に係る半退体装置の製造工程の指合工 程を放明するための図であり、ポリイミド膜を接着剤と して最軽させて半点体チップとリードフレームとを混合 下る処理を説明でるための色である。

【図21】本見明に低る半路は整置の製造工程の接段工 役を説明するための図であり、キャピラリを用いてワイ ヤの足は処理を行っている状態を示す図である。

【図22】本見防に紙る半選体拡進の製造工程の程度工 役を放明するための図であり、電極パッドとリードとの 間にワイヤが配政された状態を示す図である。

【図23】本発明に係る半導体装置の製造工程の封止樹 灰配☆工程を説明するための図であり、半導体チップが **业型に装着された状態を放射するための図である。**

【図24】本発明に係る半導体装置の製造工程の封止層 **延配設工程を説明するための図であり、企型に対止制度** が充填された状態を説明するための回である。

【図25】本兒明に氏る半導体装置の製造工程の對止樹 超配益工程を説明するための図であり、 樹脂封止された 半導体チップが企型から関型された状態を表明するため の区である.

【図26】 本発明に係る半導体装置の製造工程のパンプ 形成工程を攻明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本発明に採る半導体装置の収益工程のパンプ 形成工匠を説明するための図であり、外装メッキ処理を 灰蛇している状態を示す図である。

【図28】本発明に築る半導体装置の製造工程のパンプ 形成工程を改勢するための図であり、外装メッキ処理が 終了した状態を示す因である。

【図 2 9】 本見明に係る半導体装置の製造工程のパンプ 形成工程を収明するための図であり、パンプを形成した 状体を示す 図である。

【図30】本発明に係る半端体装置の製造工程のパンプ 10 9、9A~91 突起 形成工程を説明するための区であり、完成した半温は芸 屋を示す図である。

【図31】本見明に係る半進体装置のは貧工程を提明す るための囚であり、ソケットを用いては禁を行う方圧を 示す図である。

【図32】本発明に係る半途体装置の試験工程を説明す るための空であり、ブローブを用いては数を行う方法を 示す応である。

【図33)半導体装置を実営を抵に実際する実践工程を 説明するための囚である。

【四34】交起の平面形状を異ならせた変形性を示す図 である.

【図35】 突起の断距形状を異ならせた変形性を示す図 てあろ.

【図36】 スタッドバンブにより交起を形成する構成を 記憶するための色である。

【図37】スタッドバンブにより英起を形成する構成の

【図39】接続核成の変形的を示す区であり、電極バッ ドに直接リードを接接する方法を説明するための図であ

26

【図40】技式機成の変形のモボす図であり、電極パッ ドに直接リードが接続された状態を示す図である。

【図41】性疣核成の変形例を示す回であり、電極バッ ドにリードをスタッドバンブを介して程段する方法を応 男するための図である.

【図42】接続観成の変形例を示す図であり、竜極パッ 10 ドにリードモスタッドバンプを介して復敗した状態を示 す望である.

【個43】対止部盤配位工程の変形例を反射するための 図であり、企製に半導体チップが基準された状態を示す 図である.

【図4.4】 対止間線配設工程の変形例を放明するための 図であり、全型に対止を確が充填された状態を示す図で ある.

【図45】突起が封止密轄より大きく突出した横成の半 導体禁煙を示す値である。

20 【符号の反明】

- 1.60 半氯体浆量
- 2 単導体テップ
- 3 11 F
- 3 a インナーリード郎
- 3 b アウターリード紙
- 4 對止附指
- 5 バンブ
- 6 電極パッド
- 8 714
- - 10 黄粱基板
 - 11.20 リードフレーム
 - 12 基料
 - 13.17 722
 - 21 第1の基材
 - 2.2 第2の基材
 - 23 リードバターン
 - 2.4 交起パターン
 - 28 松果
- 40 29 キャピラリ
 - 30.50 全型
 - 3 1 上型
 - 32.51 下型
 - 33.52 =+ ビディ
 - 34 半任格
 - 35 半田様
 - 41 82587

4.8 灰热抬臭

1 FEMERE

2 FEMALURE

2 FEMALURE

3 7 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874

3 18 874


3 18 874


3 18 874


3 18 874


3 18 874

3 1












ļ





(2 4 5]



プロントページの扶き³

(72) 発明者 字野 正

神奈川県川崎市中原区上小田中1015春

地 富士通株式会社内

(72)兒明者 庭沢 哲也

神奈川県川崎市中原区上小田中1015番

地。富士通牒式会征内

(72) 発明者 脇 政樹

度児島県延摩部入来町副田 5 9 5 0 参地

株式会社九州富士通エレクトロニクス内

JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

5 AND FABRICATION METHOD FOR LEAD FRAME

[CLAIMS]

10

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

591561 vi

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode page not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- 3. The semiconductor device according to claim 1 or 2,
 wherein the semiconductor chip and the leads are bonded together
 by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
 - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

5

- 6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 25 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein

the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

- 10. It is lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
 - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

 process for a blank while using a mask arranged on the blank at the protrusion forming region; and

a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

591561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be down-sized has resulted in efforts to achieve an increased density and increased mounting efficiency of semiconductor devices. It is also expected to obtain an improvement in the reliability of electronic appliances. In addition, there is demand for an improvement in the reliability of semiconductor devices.

Furthermore, it is expected for semiconductor devices to achieve a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

10

15

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

(SUBJECT MATTERS TO BE SOLVED BY THE INVENTION)

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface.

However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following 20 means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

1.0

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

10

15

20

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

10

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

20

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

15

20

25

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal.

Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

. ..

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

15

20

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is

possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

591861 VI

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

[EMBODIMENTS]

5

10

15

20

25

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

10

15

20

25

structure of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

. ..

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 8, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

10

15

20

of the semiconductor chip 2 formed with the electrode pads ℓ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W) from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h \leq H \leq W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 9a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

10

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the 10 electrode pads 6 centrally formed on the semiconductor chip 2 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral 15 portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires B and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

30

I to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

Now, a method for fabricating the semiconductor device I having the above mentioned configuration will be described. The semiconductor device I according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 Alloy and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

15

20

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cradles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

25 In accordance with the etching process (secondary etching

10

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

10

25

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

For instance, where a typical lead frame blank having a <u>:</u> 5 thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin 20 = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Pin of the inner lead portions 3a corresponding to 0.11 mm .Fin = 0.10 mm).

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13.

For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

10

15

20

25

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 5 are arranged in parallel while

10

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is determined by the position of the protrusion pattern 24 formed at the second blank 22. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the protrusion pattern 24. For this reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

20

25

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 1E is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

applied with a pressure of 1 to 10 Kgf/cm².

In view of the above mentioned fact, the polyimide film T is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die 25 upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm² by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

15

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bonding process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires B. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire B is bonded at one end thereof to an associated one of the electrode pad 6 formed on

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire E, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

20 After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame 11 and wires B is loaded in a moid 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

the mold 30.

5

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

20

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unliazed from the mold 30. As shown in this figure, the upper surface la of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this semiconductor device can achieve the same effect as the 25 semiconductor device shown in Fig. 1, it exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

10

In the bump forming process, the semiconductor chip 3 encapsulated by the resin encapsulate 4 is subjected to a homing process at the entire surface thereof, as shown in Fig. 26. By this homing process, a resin layer existing on the end Pa of each protrusion 9 is completely removed, there causing the end 9a to be completely exposed. After completion of the homing process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

. .

20 After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end 9a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be out may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

25 Fig. 33 illustrates a mounting process for mounting the

10

15

20

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each bump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

. ..

Now, examples modified from the above mentioned semiconductor device fabrication method will be described.

Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 38 formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

25 The protrusion may also have a structure provided with a

10

15

round recess at the upper surface thereof, as in the protrusion 9C shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 5. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion 9F is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion 9F can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion 9F cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

25 Where the protrusion 9G is formed to have a stud bump

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by vertically overlapping a plurality of stud bumps together. 10 Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9H has an increased height, as compared to the protrusion 9G of Fig. 36B constituted by one 2.5 stud bumb.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A 20 stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion FI can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

rig. 38 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame II are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 38.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

10

15

20

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electroce pads 6 using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

25 Figs. 43 and 44 illustrated a modified embodiment of the

10

15

20

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 30 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface Ia of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

. ..

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

25

5

[EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

10

15

20

25

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polymide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

. ..

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

\$\$1561 91

3.0

15

20

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor onip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim B, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

10

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.